—— Serve IC Design and Fabrication in China
北京亚科鸿禹科技有限公司
Beijing HyperSilicon Co., Ltd.
 
  亚科鸿禹自研产品

 

SOC/IP设计验证平台
 

 

FPGA快速原型验证板

 

板级设计服务
 

 

FPGA相关板级设计服务

  亚科鸿禹代理产品

 

Spice器件模型
 

 

模型提取工具

 

 

模型验证工具

 

 

建模服务/培训服务

 

IP(知识产权模块)
 

 

混合信号IP

    数字信号IP
 

 

模拟/射频设计服务

 

EDA工具
 

 

Analog Layout Tool


 
本页位置:首页>>>产品和服务>>>EDA工具>>>Analog Layout Tool
 


  Accelicon公司于2002年8月创立,致力于为集成电路行业提供 Spice模型相关的工具、服务和技术转移,以及先进的模 拟/射频电路版图自动生成工具和相应技术支持。Accelicon公司总部位于硅谷Cupertino, 在北京中关村高技术园区设有中国公司,现有员工30余人。
  Accelicon公司创始人张锡盛先生,清华大学微电子专业博士,美国加洲大学伯克利分校博士后,曾于Celestry(原BTA公司)任主管研发副总裁,具有10年研发工作经验,成功地主持开发了EDA软件工具BSIMPro, RFPro等,被世界一百多家知名的半导体厂商采用。Accelicon的骨干团队具有丰富的美国工业界经验, 曾经供职于EDA行业知名公司,如Avanti,Cadence,Celestry,PDF等。在两年多的时间内,Accelicon公司用户已达30多家,遍及美国、日本、台湾、新加坡、马来西亚及我国大陆地区等各IC产业重心区。
  Accelicon北京公司是国家高新技术企业、留学生创业企业,除了享受国家统一优惠政策外还受到了国家和北京市政府的大力支持。尤其值得自豪的是,在2003年底,经过层层筛选,在全国上报的一百多家高新技术企业中,Accelicon力拔头筹夺得中英两国政府间最高科技合作奖项“中英创业奖”。
         Accelicon愿与您共同迎接中国微电子时代的到来!

ModelBuilder:模型参数测量提取优化工具
MQA:模型质量保证工具
模型提取/测试结构设计服务
寄生参数提取/测试结构设计服务
模型/寄生参数/测试结构的技术转移服务


AVP:Anolog/RF版图自动Prototype工具

ASI:Anolog/RF版图自动生成工具

 
AVP/ASI(Analo Silicon Implementation): Anolog/RF版图自动生成工具
 

  模拟/射频集成电路版图自动生产工具,将目前由手工完成的模拟/射频集成电路版图设计转变成计算机自动实现
  RAPSASI采用业界独有的“信号流驱动”先进技术
  RAPSASI基于独特的算法:模拟和射频电路分析、版图自动生成、模型验证、版图优化、版图寄生参数提取和版图验证,提高电路的性能和大大缩短进入市场的时间
  包括四个主要功能模块:
   电路分析
   器件生成
   布局
   布线

  AVP/ASI 在射频电路设计中的应用:
   电感生成
   敏感网络识别敏感布线的识别,布局寄生参数估计
(Sensitive net identification, parasitic estimation in routing)
Analog/RF电路设计及版图设计服务
   Accelicon具有5GHz射频电路产业化经验,我们提供高端RF/Analog电路设计及版图设计服务。
   Accelicon提供上述相关技术方向的顾问、培训和整体技术转移服务。

Copyright 2004-2005 北京亚科鸿禹科技有限公司 京ICP备05033571号